Что произошло
Intel и AMD совместно — через основанную ими в 2024 году x86 Ecosystem Advisory Group — опубликовали спецификацию ACE (AI Compute Extensions): единый набор инструкций для ускорения ИИ-вычислений прямо в ядрах x86-процессоров. Технический whitepaper вышел 15 апреля 2026 года; новая волна детального разбора реализации (включая ядра AMD Zen 7) поднялась в июне.
Детали
- ACE добавляет в x86 нативное матричное умножение для популярных в ИИ форматов: INT8, OCP FP8, OCP MXFP8, OCP MXINT8 и BF16.
- Архитектурно это новое состояние регистров (tile- и block-scale регистры) с плотной интеграцией между векторами AVX и tile-регистрами ACE — то есть матричные примитивы дополняют существующий AVX/скалярный код, а не заменяют его.
- Заявленный выигрыш: при том же числе входных векторов ACE выполняет в 16 раз больше операций по сравнению с AVX10.
- Важно: процессоров с поддержкой ACE пока нет ни в продаже, ни в анонсах. Уже идёт программная подготовка — оптимизированные ядра и библиотеки (NumPy, SciPy) и интеграция в PyTorch и TensorFlow.
Что это значит
Кого касается: разработчиков ИИ-софта и тех, кто запускает модели локально на CPU, а в перспективе — всех, кто покупает x86-железо под инференс. Возможность с цифрой: единый стандарт (а не разрозненные AMX у Intel и свои наборы у AMD) означает, что код, написанный под ACE, будет работать на чипах обоих вендоров; заявленный прирост — до 16× матричных операций против AVX10, что важно для инференса на процессоре без дискретного ускорителя. Горизонт: это «задел на будущее», а не апгрейд на сегодня — реальные CPU с ACE появятся в следующих поколениях; ближайший эффект ощутят разработчики библиотек, конечные пользователи — после выхода железа.
Контекст
ACE — ответ x86-лагеря на доминирование GPU и специализированных ускорителей в ИИ: матричные движки и низкоточные форматы встраиваются прямо в процессор. То, что Intel и AMD согласовали единый стандарт, а не воюют наборами инструкций, — само по себе знаковое событие для экосистемы.
